PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-280537

(43)Date of publication of application: 27.09.2002

(51)Int.CI.

H01L 27/146 H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

HO4N 5/335

(21)Application number: 2001-083374

(71)Applicant : FUJI FILM MICRODEVICES CO

LTD

(22)Date of filing: 22.03.2001


FUJI PHOTO FILM CO LTD (72)Inventor: SHIZUKUISHI MAKOTO

(54) SOLID-STATE IMAGING DEVICE AND ITS DRIVING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a solid-state imaging device performing a novel image- signal read-

out operation. SOLUTION: The solid-state imaging device comprises a semiconductor substrate, and a plurality of pixels formed on a semiconductor substrate each having a first MOS transistor structure comprising a light receiving element receiving incident light to generate signal charge, a first floating gate arranged on the semiconductor substrate while being connected with the light receiving element, and a first control gate being coupled capacitively with the first floating gate, and a second MOS transistor structure comprising a second floating gate arranged on the semiconductor substrate while being connected electrically with the first floating gate, and a second control gate being coupled capacitively with the semiconductor gate being gate, and a second control gate being gate.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号 特開2002-280537 (P2002-280537A)

(43)公開日 平成14年9月27日(2002.9.27)


(51) Int.Cl.7		裁別記号	FI					テーマコード(参考)
HOIL	27/146		н0-	4 N	5/335		U	4M118
	21/8247						E	5 C O 2 4
	27/115		Н0	1 L	27/14		A	5 F 0 8 3
	29/788				27/10		434	5 F 1 O 1
	29/792				29/78		371	
	,	審査請求	未請求	請求	R項の数13	OL	(全 12 頁)	最終頁に続く
(21)出廢番	}	特顧2001-83374(P2001-83374)	(71)	出類			マノカロギ	ペイス株式会社
(ne) itime m		W-510 TO HOOT (0001 0 00)						
(22)出願日		平成13年3月22日(2001.3.22)	(71)	宮城県黒川耶大和町松坂平1丁目6番地 (71)出願人 000005201				
			(11)	шж			ルム株式会社	st-
							柄市中紹210	
			(79)	発明			ILTID - L-IDETO	THE STATE OF THE S
			(12)	7697				平1丁目6番地
								パイス株式会社内
			(74)	代理			11227	1 1 2 PROMOTE DEFT
			(14)	1 (2)			数四郎	(外2名)
					开程工	ING 194	ALK-14D	012417
								最終頁に続く

(54) 【発明の名称】 固体撮像装置とその駆動方法

(57)【要約】

【課題】 新規な画素信号読出し動作を行なう固体撮像 装置を提供する。

【解校手段】固体撥像装置は、半導体基板と、前記半導体基板と、前記半導体基板に形成された複数の調剤であって、各画業が、入射光を受け信や電荷を発生させる受光素子と、前記受光素子に接続され、前記半導体基板上方に配置された第1のフローティングゲートとで最大後含する第1のコントロールグゲートとを係入方に配置され、前記第1のプローティングゲートと、該第1のMOSトランジスタ構造と、前記半導体基板上気に経歴された第2のフローティングゲートとと、第2のフローティングゲートとを第2のフローティングゲートとを第5のフローティングゲートとを第5のフローティングゲートとを第5を第2のMOSトランジスタ構造と本有する、複数の調素とを有する、第2のMOSトランジスタ構造と本有する、複数の調素とを有する。



【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板に形成された複数の画素であって、各画 素が、入射光を受け信号電荷を発生させる受光素子と、 前記受光素子に接続され、前記信号電荷の少なくとも一 部を取り込み、信号電荷に対応する信号電圧を発生する ことのできる不揮発性メモリ構造とを備えた複数の画素 とを有する固体撮像装置。

【請求項2】 前記不揮発性メモリ構造が、

前記半導体基板上方に配置された第1のフローティング

該第1のフローティングゲートと容量接合する第1のコ ントロールゲートとを備えた第1のMOSトランジスタ 構造を有する請求項1記載の固体撮像装置。

【請求項3】 前記不揮発性メモリ構造が、さらに前記 半導体基板上方に配置され、前記第1のフローティング ゲートと電気的に接続された第2のフローティングゲー トレ

該第2のフローティングゲートと容量接合する第2のコ ントロールゲートと、を備えた第2のMOSトランジス 20 タ構造を有する請求項2記載の固体撮像装置。

【請求項4】 さらに、前記第1のMOSトランジスタ 構造に接続され、前記第1のフローティングゲートへ前 記信号電荷の少なくとも一部を注入する制御を行なう書 き込み制御回路と、

前記第2のMOSトランジスタ構造に接続され、閾値を 読み出す制御を行なう読み出し制御回路とを有する請求 項3記載の固体楊俊装置。

【請求項5】 前記読み出し制御回路が、閾値読み出し 回路、アナログ・デジタル変換回路、バッファメモリ、 シフトレジスタを含む請求項4記載の固体撮像装置。

【請求項6】 前記閾値読み出し回路が、前記第2のコ ントロールゲートに単調変化する電圧を印加する請求項 5 記載の固体撮像装置。

【請求項7】 前記書き込み制御回路が、前記第1のM OSトランジスタ構造において、チャネルホットエレク トロン注入又はトンネルエレクトロン注入により前記第 1のフローティングゲートに電荷注入を行なう請求項4 ~6のいずれか1項記載の固体撮像装置。

【請求項8】 前記第2のコントロールゲートと前記第 40 2のフローティングゲートとが対向する面積が、前記第 1のコントロールゲートと前記第1のフローティングゲ ートとが対向する面積よりも狭い請求項3~7のいずれ か1項記載の固体撮像装置。

【請求項9】 前記第1のMOSトランジスタ構造がス タック型セル、スプリット型セル、バリスティックイン ジェクション型セルのいずれかであり、前記第2のMO Sトランジスタ構造がスタック型セルである請求項3~ 8のいずれか1項記載の固体撮像装置。

を有する完全空乏型 p n 接合ダイオードである請求項 1 ~9のいずれか1項記載の固体損像装置。

【請求項11】 第1導電型の半導体基板と、

前記半導体基板に形成され、第1連貫型と逆の第2連貫 型を有するウェル領域と、

前記ウェル領域内に形成された第1導電型の埋め込み電

荷蓄積領域を有する複数のpn接合ダイオードと、 前記各埋め込み電荷蓄積領域を第1のソース領域とし、 前記半導体基板上方に形成された第1のフローティング ゲートと、該第1のフローティングゲートと容量結合す

る第1のコントロールゲートと、前記ウェル領域内に形 成された第1のドレイン領域とを、それぞれ有する複数 の第1のMOSトランジスタ構造と、 前記各第1のMOSトランジスタ構造の近傍に配置さ

れ、前記ウェル領域内に形成された第2のソース領域と 第2のドレイン領域と、前記半導体基板上方に形成さ れ、前記第1のフローティングゲートと電気的に接続さ れた第2のフローティングゲートと、該第2のフローテ ィングゲートと容量結合する第2のコントロールゲート を有する第2のMOSトラジスタ構造とを有する固体提 像装置。

【請求項12】 第1導電型の半導体基板と、前記半導 体基板に形成され、第1導電型と逆の第2導電型を有す るウェル領域と、前記ウェル領域内に形成された第1導 電型の埋め込み電荷蓄積領域を有する複数のpn接合ダ イオードと、前記各埋め込み電荷蓄積領域を第1のソー ス領域とし、前記半導体基板上方に形成された第1のフ ローティングゲートと、該第1のフローティングゲート と容量結合する第1のコントロールゲートと、前記ウェ ル領域内に形成された第1のドレイン領域とを、それぞ れ有する複数の第1のMOSトランジスタ構造と、前記 各第1のMOSトランジスタ構造の近傍に配置され、前 記ウェル領域内に形成された第2のソース領域と第2の ドレイン領域と、前記半導体基板上方に形成され、前記 第1のフローティングゲートと電気的に接続された第2 のフローティングゲートと、該第2のフローティングゲ ートと容量結合する第2のコントロールゲートを有する 第2のMOSトラジスタ構造とを有する固体撮像装置を 駆動する方法であって、

- (a) 前記複数のpn接合ダイオードに光を入射し、前 記埋め込み電荷蓄積領域に画像情報を表わす電荷を蓄積 する工程と、
- (b) 前記ウェル領域、前記第1のMOSトランジスタ 構造に書き込み制御電圧を印加し、前記第1のフローテ ィングゲートに前記画像情報を表わす電荷の少なくとも 一部を信号電荷として注入する工程と
- (c) 前記第2のMOSトランジスタ構造に制御電圧を 印加し、関値電圧を検出する工程と、
- (d) 前記ウェル領域、前記第1および第2のコントロ 【請求項10】 前記受光素子が、埋め込み電荷蓄積部 so ールゲートに制御電圧を印加し、前記第1および第2の

フローティングゲートの信号電荷を前記ウェル領域に排 出する工程とを含む固体撮像装置の駆動方法。

【請求項13】 さらに、

前記半導体基板と前記ウェル領域とにそれぞれ逆バイア ス電圧と順バイアス電圧とを印加し、前記埋め込み電荷 蓄積領域の電荷を前記半導体基板に排出する工程を含む 請求項12記載の固体撮像装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体振像装置とそ 10 の駆動方法に関し、特に新規な画素構造を有する固体撮 像装置と新規な画素信号読出し動作を行なう固体撮像装 置の駆動方法に関する。

100021

【従来の技術】従来、固体撮像装置として、MOS型固 体撮像装置、CCD型固体撮像装置、CMOS型固体撮 像装置等が知られている。

【0003】図5に従来のMOS型固体撮像装置の構造を

【0004】半導体基板表面上に、多数の画素PXが行 20 列状に配置されている。各画素PXは、感光素子である 1つのホトダイオードPDと、ホトダイオードPDに蓄 積された電荷を読み出すための1つのMOS電界効果ト ランジスタMOSFETとを含む。図の構成において は、ホトダイオードPDのカソードが電荷蓄積領域を構 成し、MOSFETのソース領域に接続されている。M OSFETのゲートには、行選択信号線103が接続さ れており、MOSFETのドレインは、読み出し信号線 105に接続されている。

【0005】行選択信号線103は、垂直シフトレジス 30 電子シャッターが実現できる。 タVSRに接続され、行選択用信号を順次受け取る。読 み出し信号線105は、列選択トランジスタ107を介 して出力アンプAMPに接続されている。列選択トラン ジスタ107の制御電極は、水平シフトレジスタHSR に接続され、列選択信号を順次受け取る。タイミングジ ェネレータ109は、水平シフトレジスタHSR、垂直 シフトレジスタVSRにタイミング信号を供給する。

【0006】垂直シフトレジスタVSRにより、1画素 行が選択されている間に水平シフトレジスタHSRは各 列を順次選択し、1行分の電荷を出力アンプAMPに供 40 5、図6の構成と同様行列状に配置される。

【0007】この構成は、MOSFET1個とキャパシ タ1個でメモリセルが構成されるDRAMに構成に類似 している。MOSFETを用いているが、増幅機能は持 たないため、パッシブ型センサとも呼ばれる。通常、n MOSプロセスを用いて図5に示す構造が製造されて 来た。

【0008】スイッチングを行なうMOSFETの電気 的特性にバラツキがあると、同一の光量を受けた画素の 出力に不均一が生じ、固定パターン雑音を生じる。

【0009】全画素の撮像動作を一時に行なうことが不 可能であり、動く被写体を撮像すると画像が流れる。 又、全画素の蓄積電荷を電子的に一度にクリアすること が困難である。

【0010】図6に、固体機像装置の中で最も多く使わ れているインターライン型CCD(IT-CCD) 機像 装置の構造を示す。

【0011】ホトダイオードPDとMOSFETで構成 される画素 P X が行列状に配置される点は図5の構成と 同様であるIT-CCDにおいては、画素列の間に、読 み出し信号線に代え、垂直電荷結合素子VCCDが配置 されている。VCCDは、その一端において水平電荷結 合妻子HCCDに接続される。HCCDの出力端はフロ ーテイングディフュージョンアンプFDAに接続されて いる。

【0012】 [T - CCDにおいては、ホトダイオード PDのカソード領域に蓄積された信号電荷は、MOSF ET, VCCD、HCCD、FDAへと、半導体中のみ で転送される。VCCDは、多数の転送段を有し、電荷 を保持することができる。このため、多数の画素から同 時に電荷をVCCDに読み出すことが可能である。流れ ない静止画を出力することができる。

【0013】VCCD、HCCDの電荷転送路の上方に は、遮光膜が配置され、電荷転送路に光が入射すること を防止している。ノイズの影響を受けにくく、高感度の 固体撮像装置が実現している。また、完全空乏型フォト ダイオード構造を取り入れ、画質の改善が進められてい る。画素で発生した電荷は、転送ゲートを介して同時に VCCDに移動させることができるので、いわゆる完全

【0014】 ITCCDの駆動には、高電圧を必要と し、消費電力が大きく、単一電源駆動は困難である。[T-CCDの製造は、汎用CMOSプロセスとは異なる 専用プロセスによって行なわれる。ホトダイオードPD から読み出した電荷は、VCCD、HCCDを介して出 力されるため、ランダムアクセスを行なうことは困難で ある。

【0015】図7に、CMOS型固体撮像装置を示す。 図には一画素分の構成のみを示すが、画素PXは、図

【0016】各画素PXは、ホトダイオードPDと、ホ トダイオードPDに蓄積された電荷を増幅して読み出す ためのソースフォロアアンプSFAと、リセットトラン ジスタRTを含む。ソースフォロアアンプSFAは、ゲ ートに信号電圧を受ける増幅トランジスタ121と、ト ランスファトランジスタ123を含む。

【0017】トランスファトランジスタ123とリセッ トトランジスタRTの1電流端子は、電源線117に接 締される、増幅トランジスタ121の他端は 添み出し 信号線113に接続される。トランスファトランジスタ

123のゲート電極は、行選択信号線111を介して垂 直シフトレジスタVSRに接続される。リセットトラン ジスタRTのゲート電極は、リセット信号線115に接 続される。

【0018】読み出し信号線113は、ノイズキャンセ ラ131を介し、列選択トランジスタ133に接続され ている。列選択トランジスタ133の他端は、出力アン プAMPを介して出力信号を供給する。列選択トランジ スタ133のゲート電極は、水平シフトレジスタHSR に接続されている。

【0019】携帯情報端末、パーソナルコンピュータ (PC) 入力カメラ、小型デジタルスチル (DS) カメ ラが普及するにつれ、低消費電力の小型固体撮像装置に 関心が集まっている。そのため、CCD型に比べ、単一 電源で低消費電力駆動が可能な、CMOSプロセスをベ ースにしたCMOS固体撮像装置が開発されている。C MOS構成とすることにより、周辺回路のオンチップ化 が容易になり低消費電力を実現できる。

【0020】これらのメリットを生かしつつ、CMOS OS型固体撮像装置は、画素毎に増幅回路を設けること により、低ノイズ化している。画表が能動素子を含むの でアクティブ型センサーとも呼ばれる。但し、一画素あ たり、ホトダイオードに加え、3個以上のトランジスタ (MOSFET) を必要とする。

【0021】単位画素あたりのMOSFETの数が増す と、ホトダイオード部の動作マージンが厳しくなり、高 感度化、高(多)画素化が難しくなる。ホトダイオード タイプのCMOS型固体撮像装置では、読み出し回路と ホトトダイオードとの間でオーミックコンタクトをとる 30 ために、電荷蓄積領域全体を低濃度化することが困難で あり、完全空乏型ホトダイオードを実現することは難し い。そのため、ホトダイオードを一定電位にリセットす る際にホトダイオードの空乏層容量のバラツキに伴う固 有の固定パターン雑音 (FPN) やリセットトランジス タRTのチャネル抵抗の熱的揺らぎによるリセット雑音 が発生する。XY順次アドレッシングタイプのため、動く 被写体を撮像すると画像が流れ、完全電子シャッター機 能を実現することが困難である。

[0022]

【発明が解決しようとする課題】従来の関体機像装置 は、それぞれメリットとデメリットとを有する。 【0023】本発明の目的は、新規な動作原理に基づく

固体機像装置を提供することである。 【0024】本発明の他の目的は、固体撮像装置の新規 な動作方法を提供することである。

【0025】本発明のさらに他の目的は、電子シャッタ 一機能を有する新規な構成の固体機像装置を提供するこ 上である.

【0026】本発明の他の目的は、画素当り2個以下の 50 する工程と、(b) 前記ウェル領域、前記第1のMOS

トランジスタを用い、小型化に適した固体機像装置を提 供することである。

[0027]

【課題を解決するための手段】本発明の1観点によれ ば、半導体基板と、前記半導体基板に形成された複数の 画素であって、各画素が、入射光を受け信号電荷を発生 させる受光素子と、前記受光素子に接続され、前記信号 電荷の少なくとも一部を取り込み、信号電荷に対応する 信号電圧を発生することのできる第1の不揮発性メモリ 10 構造とを有する、複数の画素とを有する固体操像装置が

提供される。 【0028】本発明の他の観点によれば第1導電型の半 道体基板と 前記半道体基板に形成され、第1道雲型と 逆の第2導電型を有するウェル領域と、前記ウェル領域 内に形成された第1導電型の埋め込み電荷蓄積領域を有 する複数のpn接合ダイオードと、前記各埋め込み電荷 蓄積領域を第1のソース領域とし、前記半導体基板上方 に形成された第1のフローティングゲートと、該第1の フローティングゲートと容量結合する第1のコントロー 型固体撮像装置の特性改善と実用化が進んでいる。CM 20 ルゲートと、前記ウェル領域内に形成された第1のドレ イン領域とを、それぞれ有する複数の第1のMOSトラ ンジスタ構造と、前記各第1のMOSトランジスタ構造 の近傍に配置され、前記ウェル領域内に形成された第2 のソース領域と第2のドレイン領域と、前記半導体基板 上方に形成され、前記第1のフローティングゲートと電 気的に接続された第2のフローティングゲートと、該第 2のフローティングゲートと容量結合する第2のコント ロールゲートを有する第2のMOSトラジスタ構造とを 有する固体操像装置が提供される。

【0029】本発明のさらに他の観点によれば第1導電

型の半導体基板と、前記半導体基板に形成され、第1導 電型と逆の第2導電型を有するウェル領域と、前記ウェ ル領域内に形成された第1導電型の埋め込み電荷蓄積領 域を有する複数のpn接合ダイオードと、前記各埋め込 み電荷蓄積領域を第1のソース領域とし、前記半導体基 板上方に形成された第1のフローティングゲートと、該 第1のフローティングゲートと容量結合する第1のコン トロールゲートと、前記ウェル領域内に形成された第1 のドレイン領域とを、それぞれ有する複数の第1のMO Sトランジスタ構造と、前記各第1のMOSトランジス タ構造の近傍に配置され、前記ウェル領域内に形成され た第2のソース領域と第2のドレイン領域と、前記半導 体基板上方に形成され、前記第1のフローティングゲー トと電気的に接続された第2のフローティングゲート と、該第2のフローティングゲートと容量結合する第2 のコントロールゲートを有する第2のMOSトラジスタ 構造とを有する固体機像装置を駆動する方法であって、 (a) 前記複数のpn接合ダイオードに光を入射し、前

記埋め込み電荷蓄積領域に画像情報を表わす電荷を蓄積

トランジスタ構造に書き込み制御電圧を印加し、前記第 1のフローティングゲートに前記画像情報を表わす電荷 の少なくとも一部を信号電荷として注入する工程と

(c) 前記第2のMOSトランジスタ構造に制御産圧を 印加し、関鉱電圧を検出する工程と、(d) 前記ウェル 領域、前記第1および第2のコントロールゲートに制御 電圧を印加し、前記第1および第2のフローティングゲ ートの信号電荷を前記ウェル領域に併出する工程とを含 む個体操像装置の駆動方法が使失される。

[0030]

【発明の実施の形態】ホトダイオードと、フローティングゲートを有するMOSトランジスタ構造を備えた不康 発性メモリ素子とを用いて画素を構成することができる。外部より入射した光信号によってホトダイオード中で生成(蓄積)された信号信の少かくとも一部をフローティングゲートに圧入する。注入された信号電荷量に対応して変化するMOSトランジスタ構造の関値電圧 (Vth)を検出し外部に出力する。

[0031] 単位画素は、2個の不輝発性メモリ素子を含み、それらのフローティングゲートを互いに接続する。即ち、1つのフローティングゲートに対し2個のコントロールゲートを設ける。一方は、電荷の注入を行う書きこみ用のコントロールゲートであり、他方は注入電荷量によって変化する関値を読み出すコントロールゲートである。

[0032] 従来の不輝発性メモリ構造では、チャンネルホットエレクトロン (CHE) を用いてフローティングゲートにエレクトロンを注入する。大部分のエレクトロンは、メモリ外部に流れて、フローティングゲートド Gに注入されない。その注入効率は1%以下と低い。こ 30 に対してファウラーノルドバイム (F-N) トンネル電流によって電荷注入を行なうと、流失する電荷量は著しく少なくなるが、所定の電荷量と注入するには長時間を要する。一方、固体機像装置においては、この注入効率と注入速度がセンサの感度や応答速度に影響を与える。以下、制限的ではないが、書き込み(機像) はCH E社入して送り割する。

【0033】図1(A)は、半導体基板10上に商業P 水を二次元アレイ状に配列した固体機像装置の構成を示 す。商業PXは、2次元行列状に配置され、感光而を構 成する。各画業PXは、感光素子である1つのホトダイ オードPDと、書き込みメモリ業子WMと、版み出しメ モリ素子RMとを含む。

【0034】 審を込みメモリ来子WMは、ホトダイオードPDに接続された審さ込みゾースWSと、フローティングゲートFGと、書き込みコントロールゲートWGと、審き込みドレインWDとを有するMOSトランジスタ構造で構成される。読み出しメモリ来子RMは、読み出しソースRSと、フローティングゲートFGと、読み出しコントロールゲートRGと、読み出しドレインRD 50

とを有するMOSトランジスタ構造で構成される。両M OSトランジスタ構造のフローティングゲートFGは、 電気的に共通に接続されている。

【0035】 書き込みコントロールゲートWGは、垂直 (V) 制御回路VCTの書き込み垂直シフトレジスタV SWにより制御される。書き込みドレインWDは、木平 (H) ドレイン制御回路HDCによって制御される。

[0036] 読み出しコントロールゲートRCは、垂直 制御回路VCTの読み出し垂直シフトレジスタVSRか 5、例えば3角波的に単環に増加する電圧を供給され る。センスアンプSAは、読み出しドレインRDにドレ イン電圧を供給し、読み出しコントロールゲートRGの 電位に対する読み出しドレインRDの電流値から読み出 しメモリ塞子の職質Vthを除出する。

【0037】図1(B)は、センスアンプSAの関値検 出回路の等面回路を示す。比較器COMPの反転入力端 子に参照電位Vrefが供給され、非反転入力端子に読 み出しメモリ第子RMの読み出しドレインRDの電圧が 供給されている。読み出しメモリ量子RMには電流源C Sから電流が供給される。比較器COMPの出力電圧が 読み出しコントロールゲートRGに供給される。読み出 しコントロールゲートRGは、書き込みコントロールゲ ートWGから検立しており、読み出し重直シフトレジス タVSRにより制御される。

【0038】参照電位Vre(を変えながら、読み出し メモリ素子RMのチャネル電流を検出することにより、 メモリの関値電圧Vthを出力する。

[0039] 図1(A)に示すように、陽値電圧をデジタル化するためのサンブルホールド回路S/H,ADコンパータA/D等も半導体基板10上にオンチップ化されている。AD変換後のデータは、ラッチ回路LTに記録され、水平シフトレジスタSRによって水平方向に頻吹読み出され、出力パッファアンプAMPを通して、機像製置の外部にデジタルデータとして出力される。

【0040】図1(A)に示すように、単位画素に、フローティングゲートFGを共有する2個の不揮発メモリがあり、それぞれ受光・記録と誘み出しを行なうように 役割分担されている。受光・記録を行なう書き込みメモリ素子は、前述した通り配度を左右するのでCHE注入 効率を高めることが好ましい。これに対して読み出しメモリ素子は、読み出する値能圧の幅が大きく、かつ高速 誘み出しが可能なセルが好ましい。

【0041】図2は、画素内に用いられるMOSトランジスタ構造の例を示す。図2(A)はスタック型セルと呼ばれており、構造が最も単純で広く利用されている。 半導体基板のp型領域20の表面上に、ゲート絶縁膜31、フローディングゲート32、絶縁膜33、コントロールゲート34が積層され、フローディングゲート32とコントロールゲート34は同一形状にターニングされている。ゲート構造の両側にn型ソース積域21、n 型ドレイン領域22が形成されている。

【0042】この構造は、通常のMOSトランジスタを 製造するプロセスにおいて、ゲート絶縁膜成膜後、ゲー ト電極を成膜する工程を、フローティングゲート32、 絶縁膜33、コントロールゲート34を積層する工程に 入れ替えれば製造することができるが、本実施例ではフ ローティングゲートとコントロールゲートを別個にパタ ーニングする。

【0043】例えば、ソース電極Sを接地し、コントロ ールゲートCG、ドレイン電極Dにそれぞれ所定の高電 10 圧を印加することによって、ソース領域21から電子を 導き出し、チャネル領域で加速し、ホットエレクトロン としてゲート絶縁膜31を越え、フローティングゲート 32に注入することができる。

【0044】スタック型セルは、注入効率が低いので主 にワンタイムメモリ (ROM) として使われることが多 い。読み出しは高速である。

【0045】図2(B)は図2(A)のスタック型の不 揮発性メモリセルの注入効率を改善した素子構造であ り、スプリット (チャネル)型セルと呼ばれている。本 20 構成においては、フローティングゲート32がチャネル 領域のドレイン側領域上部にのみ設けられている。フロ ーティングゲート32の上面を覆う絶縁膜33を形成し た後、コントロールゲート34が作成される。コントロ ールゲート34は、チャネル領域のソース側領域上でゲ 一ト絶縁膜上に直接配置されている。その他の点は、図 2 (A) と同様である。

【0046】チャネル領域のソース側領域においては、 チャネル領域の電位を直接コントロールゲートで制御で きるため、効率的にホットエレクトロンを形成し、フロ 30 ーティングゲート32に注入することが可能となる。 【0047】図2 (C) は、さらに注入効率を改善した バリスティックインジェクション型セルと呼ばれる構造 である(USP5、780、341)。本構造において は、半導体基板の表面に段差が形成されている。段差 は、ソース側で高く、ドレイン側で低く形成され、ソー ス領域21から直進するエレクトロンが、ゲート絶縁膜 31を突き抜けると、フローティングゲート32に侵入 するように設計される。ゲート絶縁膜31、フローティ ングゲート32、絶縁膜33、コントロールゲート34 40 は、段差上及びその両側に延在するように形成される。

【0048】図の構成においては、n型ドレイン領域2 2を包むように、不純物濃度の低いn型サブドレイン領 域23が形成されている。 n型サブドレイン領域23 は、段差の肩部にまで達している。このような構成とす ることにより、p型チャネル領域は、n型ソース領域2 1とn型サブドレイン領域23の間の領域に画定され

【0049】p型チャネル領域20とn型サブドレイン 領域23とが形成するpn接合の両側に、空乏層が広が 50 トランジスタのフローティングゲートも構成している。

り、エレクトロンを効率的に加速することができる。加 速されたエレクトロンは、そのまま直線的に進み、ゲー ト絶縁膜31を突き抜けてフローティングゲート32に 注入される。

【0050】書き込みメモリ素子は、CHE注入効率の 高い図2 (B) (C) 等の高速かつ高注入効率の電荷注 入が可能なセル構造で形成することが好ましい。一方. 読み出しメモリ素子は、セルの小型化と高速読み出しに 適した図2(A)のスタック型メモリセルで形成するこ とが好ましい。

【0051】本実施例に係る画素構造についてさらに詳 しく説明する。

【0052】図3(A)は、単位画素の断面図を示す。 n型シリコン基板10の表面領域にp型ウェル20が形 成されている。p型ウェル20の表面領域にn型領域2 5 が形成され、ホトダイオードを構成する。 画素領域を 取り囲むように、p*型チャネルストップ領域23が形 成されている。チャネルストップ領域23に連続し、n 型領域25の表面を覆うようにp・型領域が形成され、

ホトダイオードを埋め込み型ホトダイオード構造として いる。なお、素子分離領域は、酸化シリコン等の絶縁物 で形成してもよい。

【0053】書き込みトランジスタのソース領域を兼ね るn型領域25の近傍に、n・型領域26が形成され、

書き込みトランジスタのドレイン領域を構成する。n型 領域25、26の間の領域がチャネル領域となる。ドレ イン領域26の右側には、チャネルストップ領域の延長 部23が形成され、左右の領域を電気的に分離してい る。さらに右側領域において、n・型領域21、22が 形成され、読み出しトランジスタのソース領域、ドレイ ン領域を構成する。n・型領域21.22の間の領域が チャネル領域となる。

【0054】書き込みトランジスタのチャネル領域上に は、スプリットゲート型のゲート電極構造が形成されて いる。読み出しトランジスタのチャネル領域上には、ス タック型のゲート電極構造が形成されている。それぞれ のコントロールゲートは、別個に形成されている。しか しながら、読み出しトランジスタと書き込みトランジス タのフローティングゲートは、連続した1つの導電膜 (たとえば多結晶シリコン膜) により形成されている。 【0055】図3(B)に、2つのトランジスタの平面

配置の例を概略的に示す。本図においては、図3(A) と左右の関係が反転している。図中右側に、ホトダイオ ードのn型領域25が配置され、その左側領域上に書き 込みコントロールゲートWGが配置されている。書き込 みコントロールゲートWGのドレイン側下部には、フロ ーティングゲートFGが配置されている。

【0056】フローティングゲートFGは、絶縁領域又 は素子分離領域上を通り、図中左側に延在し、書き込み 書き込みトランジスタのフローティングゲートの上に は、下方から延在する書き込みコントロールゲートRG が配置される。

【0057】フローティングゲートFGの下の電流方向 の長さをチャネル長しとすると、読み出しトランジスタ のチャネル長しRは書き込みトランジスタのチャネル長 しWより長く選択されている。逆に、書き込みトランジ スタのチャネル幅WWは、読み出しトランジスタのチャ ネル幅WRよりも大き、選択されている。

[0058] ここで、LW*WW>LR*WRである。 10 外ましくは、LW*WW>>LR*WRである。 比は、例えば、26以上、より好ましくは4倍以上である。 [0059] 図3 (C) は、フローティングゲートFG と、書き込みコントロールゲートWG、読み出しコントロールゲートFGと対向する面積 SWは、読み出しコントロールゲートFGと対向する面積 SWは、読み出しコントロールゲートRGがコローティングゲートFGと対向する面積 SWは、読み出しコントロールゲートRGがコーティングゲートを引を対ってディングゲートを引きがコーディングゲートを引きがコーディングゲートののボールで、カードのは、例えば、2倍以上、よりよく道探されている。比は、例えば、2倍以上、より好ましくは4倍以上 20 である。

【0060】このような電機構成とすると、図3(C)下部に示すように、フローティングゲートF Gが読み出 レコントロールゲートRGを形成するキャパシタンスC rは、書き込みコントロールゲートWGがフローティン グゲートFGと形成するキャパシタンスCwよりも小さ くなる。フローティングゲートFGは、基板のチャネル 領域ChとキャパシタンスCoを形成している。

[0061]コントロールゲートの電圧により、チャネル領域に与える影響は、フローティングゲートFGを介 30 してなされる。キャパシタンスの大小関係に基づき、読み出しコントロールゲートRGの電位によりチャネル領域表面電位を制御するには、書き込みコントロールゲートWGにより制御する場合よりも大きな電圧を必要とする。

【0062】従って、チャネル領域の関値を検出するの に、書き込みコントロールゲートWGを用いる場合と比 べ、読み出しコントロールゲートRGにより大きな電圧 を印加することになる。従って、関値読み出しのダイナ ミックレンジが拡大される。

【0063】図3 (A) に戻り、両トランジスタのゲート電極の上には、樹脂、酸化シリコン等の絶縁層 41 が 形成され、その表面は平単化されている。絶縁層 41 の 上に、金属等で形成された遮光膜 42 が形成されている。 恋迷膜 42 は、ホトダイオードの n型領域 25 上方 で開口を形成し、光の過過を許容するが、両トランジス 夕標造や配線領域の上方等ホトダイオード以外の領域は 覆い、入射光を遮断する。速光膜を置うように、カラー フィルタ 43 が形成され、カラーフィルタ 43 の上に は、マイクロレンズ 44 が形成されている。 【0064】入射光45は、マイクロレンズ44で集光 され、カラーフィルタ43を通過した後、遮光膜42の 間口部を通ってホトダイオード25に入射する。 n型領域25は、全領域が空乏化するようにその形状、不純物 濃度が設定されている。 従って、n型領域25内のエレ クトロンは、光の入射によって発生したものが支配的に なる。

12

[0065] n型領域25は、ホトダイオートのカソー ド領域であると共に、番き込みトランジスタのソース領 19 域として機能する。書き込みコントロールゲートWG、 書き込みドレインWDに所定電圧を印加し、n型領域2 5で発生したエレクトロンを書き込みトランジスタのフローディングゲートFGに注かする。書き込みトランジスタのフローティングゲートは、読み出しトランジスタのフローティングゲートとも共通であるため、注入されたエレクトロンは、読み出しトランジスタのプローティングゲートとの者する。この電常により、読み出しトランジスタの陽値が変化する。

【0066】 書き込みトランジスタのシース領域は、電極と接続する必要がないため、不純物濃度を自由設定できる。なお、トランジスタのソース領域にオーミック電極を形成しようとすると、ソース領域の濃度を高める必要が生じる。この場合、ホトダイオートのカソード領域を完全に空乏化することは困難となる。

【0067】完全空至型ホトダイオートを用いることに より、間定パターン雑音を低減することができる。又、 ホトダイオートの表面側にり、型領域が形成され、埋め 込みホトダイオート構造となっている。このため、分光 感度が改善され、暗電流や白傷を低減することができ る。

【0069】即ち、書き込みコントロールゲートWGに よって制御される不揮発性メモリ索干は光信号によって 発生した電荷をフローティングゲートFGに注入する後 目をする。読み出しコントロールゲートRGによって制 御される不揮発性メモリ素干は、共有するフローティン グゲートFGが電荷注入によって変化した隣値電圧変化 を読み出すために使う。

【0070】ホトダイードPDに蓄積された電荷を排出 50 するには、図3(A)に示すように、n型基板10に電 圧を印加できるように蝸子を形成し、n型頻域 25、p型かエル20、n型基板 10で戦型パイポーラ接合トランジスタ型構造を構成する。ベース(pウェル)を接地し、コレクタ(n型基板)に正電位を印加すると、ベースのポテンシャルパリアを消滅させることができる。すなわち、トランジスタがオンとなり、エミッタの電荷はコレクタに流れる。全書き込みトランジスタWMをオンにし、書き込みトランジスタを介して電荷を排出することもできる。

[0071] 繋光後、信号電荷量を開催Vthの変化としてよみだす。信号読み出し用メモリ素子RMのコントロールゲートRGとドレインRDに読み出しのための電圧を印加する。ドレイン電流が流れ始める読み出しコントロールゲート電圧がそのセルの関値である。この関値 Vhrを出力保みとして読み出す。

【0072】光書きこみに必要な電圧を書き込みコントロールゲートWGに印加しない状態では、光が照射されていても「先書きこみ」即ちフローティングゲートFGへの注入は阻止される。また、「光書きこみ」した情報(信号電荷)はフローティングゲートFG中に留まるの 20で、書き込みコントロールゲートWG、読み出しコントロールゲートRG、書き込みドレインWD、読み出しドレインRDの電圧を除去しても電荷蓄積状態が保持される(不揮発状態)。従って、全調素信号を高速で読み出す必要がないときは、任意のあるいは医速の信号読み出しが可能である。その結果、従来のような高速動作に伴うスイッチングノイズの影響を受けにくく、低速読み出しにる低消費電力駆動が可能になる、低速読み出しによる低消費電力駆動が可能になる。

[0073] 炊の機能(栄養さこみ) 前に、フローティ ングゲートFC中の前面後に対応した残留信号電荷を除去 30 する。一般に、不順発メモリセルではソースS、ドレイ レD、基板(ウエル)または別に設けた消去専用ゲート にF・Nトンネル電流により電荷を引き抜くことによっ て、データ消乱を行う。

	WD	R D	WG
書き込み	Vcc	0	Vpp
消去	0pen	0pen	-Vpp
読み出し	0	٧r	0

[0074] 本実施例においても、いくつかのデータ消 去方法が考えられる。ここではコントロールゲートW G、RGと基板(あるいはpウエル)に電圧を印加し、 基板に電荷を引き抜く方式を例に設明する。

14

[0075] なお、従来の不揮発性メモリと異なり、データを長期間保持する必要はない。 励体機像装置では、次の光信号の検出(機像)に備えて、信号 (Vth 値変化) 読み出し後はプローティングゲートFG中の電荷を空に (消去) しておく方が高速駆動を行うためには都合がよい。これにより、連続的あるいは高速の機像が可能になる。

【0076】読み出しは、前述のように読み出し不揮発 メモリ素子のコントロールゲートRG、ドレインRDに 該み出し電圧を印加し、サイヤへ電流が遅れ始めるコントロールゲートRGの電圧を検出する。撮影時は任意の あるいは全ての書き込みコントロールゲートWG、書き 込みドレインWDに同時に書き入事に至り加してフローティングゲートFGへの同時電荷注入が可能である。 即ち、機成式シャッターを必要としない完全電子シャッ ー機能が実現する。

[0077] 読み出した関値でわば、信号量に対応した 選圧であり、アナログ値である。二次元平面状に配列さ れた画素の各列の端部には、このV t h 値を読み出す整 み出し回路が設けられ、変化する参照電圧(V r e f) と比較される。比較器の出力は、要求される検出精度に より、Nビット(Nit 2 以上の整数)の量子化されたデー タに変換して水平読み出し回路に出力される。固体操像 装置から直接デジタル信号が得られる。

【0078】次に、電荷の記録、読み出し、消去動作について説明する。各動作における制御電圧を下記の表に示す。

【0079】

RG RS pウェル 0 0 0 -Vpp Open Vcc Vd 0 0

え、基板 (pウェル) に正の電圧(Vcc)を印加する。 これにより、フローティングゲートFG中の電荷が基板 (pウェル) に引き抜かれる。

[0080] 図4を参照して、本菌体操像装置の動作シ ーケンスを説明する。待機状態においても、受光部には 外光が入射している。そのため、光信号の検出直前にお いて、不要な電荷を基板側に引き抜く必要がある。

【0081】時刻tlにおいてn型、基板に正電位(Vcc)を印加し、受光部近例にある電荷を基板に掃き出し、リセットする。 帰き出し計で、時刻t2において、書き込みドレインWDの電圧をVccとし、コントロールゲートWGに高い書きこみ常圧(Vpp)を印加

する。

【0082】時刻t2からt3の間に光によって発生し た電荷がフローティングゲートFCに注入される。時間 (t3-t2) が露光時間即ちシャッタースピードに対 応する。露光時間中書き込みを行う代わりに、露光時間

15

初期は電荷を蓄積するだけとし、露光時間の途中から電 圧を印加しても良い。

【0083】光信号のFGへの蓄積(記録)を終了後、

時刻 t 4 から記録信号の読み出しを行う。時刻 t 4 にお いて、読み出しドレインRD電圧をVrとし、読み出し 10 コントロールゲートRGに単調増大する電圧Vdを印加 してコントロールゲートRGの電圧変化に対するドレイ ン電流を検出する。時刻 t 5 にて読み出しを終了した後 は、次の機像に備えて、FG中の電荷を消去する。

【0084】時刻t6からt7の間において書き込みコ ントロールゲートWG、読み出しコントロールゲートR Gに消去電圧-Vppを印加して、フローティングゲー トFG中の電荷を基板、pウエル側に引き抜く。

【0085】各単位画素にあるFCの電位が一定のバラツ キの中に入るように、画素ごとのフローティングゲート 20 FGの電位を一定値に近づける処理を行ってもよい。こ れにより、画素毎のフローティングゲートFG値のバラ ツキによる検出光信号強度のムラを小さくすることがで

【0086】各メモリセル消去後のフローティングゲー トFGの電位のバラツキにより、光信号量を閾値に置き 換えて読み出し時にこれらのバラツキの影響を受けて画 質を劣化させる可能性がある。この場合は、予め各セル の閾値を一定レベルにリセット (電荷注入、又は引き抜 き) しておくことにより、正確な光信号に基づく閾値変 30 化量が得られる。

【0087】フローティングゲートFG中の電荷は信号 読み出し後直ちにリセットされるので、いわゆるデータ リテンション (電荷保持時間) 特性は要求されない。そ のため、電荷注入を容易にした高速、高効率の電荷注入 が可能である。従来、このように高注入効率あるいは高 速記録が可能な不揮発メモリでは、読み出し時に電荷注 入が同時におこり、Vt値を変動させる、所謂ディスター ブ現象が顕著になる問題があった。このディスターブ現 象を解決する読み出し専用メモリ素子を設け、読み出し 40 時には書き込みドレインに電圧を印加せず(接地し

て) 書き込みメモリ素子をオフ状態にすることによ り、ディスターブ現象を解決することができる。

【0088】以上実施例によって本発明を説明したが、 本発明はこれらに制限されるものではない。例えば種々 の変更、改良、組み合わせが可能なことは当業者に自明 であろう。

[0089]

【発明の効果】発生電荷を直ちにフローティングゲート FGに注入することにより電荷量(電流)を電圧値に変 換し、一時的に保持できる。

【0090】低消費電力駆動を実現し、完全電子シャッ ター動作を行なうことができる。また、電圧検出型素子 であることから、出力信号のダイナミックレンジが広 く、微細化(スケーリング)や多画素化による信号量の 減少に対応できる。

【0091】セルのバラツキやノイズの影響を受けにく いので、高面質の固体撮像装置が実現する。一時記憶機 能があるので、周辺回路が簡略化され、システム全体の コストが低減する。

【図面の簡単な説明】

【図1】本発明の実施例による固体撮像装置の等価回路 図である.

【図2】図1の固体撮像装置に用いる不揮発性メモリの 構造を示す断面図である。

【図3】画素構造を示す断面図、および平面図である。 【図4】 周体撮像装置の動作を制御する信号のタイミン

グチャートである。

【図5】従来技術によるMOS型固体撮像装置の等価回 略図である。

【図6】従来技術による [T-CCD型固体撮像装置の 等価回路図である。

【図7】従来技術によるCMOS型固体撮像装置の等価 回路図である。

【符号の説明】

PΧ 画表

ホトダイオード PD

WM 書き込みメモリ素子 読み出しメモリ素子 RM

書き込みコントロールゲート WG

RG 読み出しコントロールゲート

FG フローティングゲート

WD 書き込みドレイン

R D 読み出しドレイン 読み出しソース

COMP比較器

RS

S A センスアンプ


CS 雷流源


シリコン基板 10 20

p型ウェル 21, 22, 26 n·型領域

p·型領域 (チャネルストッパ領域) 23


2 5 n型領域





[図7]

従来技術



[手統補正書] [提出] 平成14年2月22日(2002.2.2) [手統補正] [相正対象書類名] 明細書[補正対象書類名] 0056

【補正方法】変更 【補正内容】 は来子分離領域上を通り、図中左側に延在し、読み出し トランジスタのフローティングゲートも構成している。 読み出しトランジスタのフローティングゲートの上に は、図中下方から延在する読み出しコントロールゲート RCが配置される。

【0056】フローティングゲートFGは、絶縁領域又

フロントページの続き

(51) Int.C1.7 H O 4 N 5/335 識別記号

FI

テーマコート* (参考)

Fターム(参考) 4M118 AAO2 AAO5 ABO1 BA14 CAO4

DD03 DD09 DD12 FA06 FA26 GC07 GD04

5C024 CX54 CY42 GX00 GX03 GY31

GZO1 HX01 HX13 HX23 5F083 EP02 EP23 EP24 EP62 ER02

NAO4 ZA12 5F101 BAO3 BAO4 BA12 BBO4 BBO5

BC13 BD06 BD09 BD13 BD22

BD38 BE02 BE05